欢迎进入深圳市广大综合电子有限公司网站!

PCB设计怎么样做到符合要求

作者:PCB厂家 发布时间:2019-06-21 16:56:40点击:
一:要明白PCB设计目的 

 

承受到一个设计任务,首先要明白其设计目的,是普通的PCB板、高频PCB板、小信号处置PCB板还是既有高频率又有小信号处置的PCB板,假如是普通的PCB板,只需做到规划布线合理划一,机械尺寸精确无误即可,如有中负载线和长线,就要采用一定的手腕停止处置,减轻负载,长线要增强驱动,重点是避免长线反射。 当板上有超越40MHz的信号线时,就要对这些信号线停止特殊的思索,比方线间串扰等问题。假如频率更高一些,对布线的长度就有更严厉的限制,依据散布参数的网络理论,高速电路与其连线间的互相作用是决议性要素,在系统设计时不能疏忽。随着门传输速度的进步,在信号线上的反对将会相应增加,相邻信号线间的串扰将成正比地增加,通常高速电路的功耗和热耗散也都很大,在做高速PCB时应惹起足够的注重。

当板上有毫伏级以至微伏级的微小信号时,对这些信号线就需求特别的照顾,小信号由于太微小,十分容易遭到其它强信号的干扰,屏蔽措施常常是必要的,否则将大大降低信噪比。致使于有用信号被噪声吞没,不能有效地提取出来。

对板子的调测也要在设计阶段加以思索,测试点的物理位置,测试点的隔离等要素不可疏忽,由于有些小信号和高频信号是不能直接把探头加上去停止丈量的。

此外还要思索其他一些相关要素,如板子层数,采用元器件的封装外形,板子的机械强度等。在做PCB板子前,要做出对该设计的设计目的心中有数。

二。理解所用元器件的功用对规划布线的请求

我们晓得,有些特殊元器件在规划布线时有特殊的请求,比方LOTI和APH所用的模仿信号放大器,模仿信号放大器对电源请求要平稳、纹波小。模仿小信号局部要尽量远离功率器件。在OTI板上,小信号放大局部还特地加有屏蔽罩,把杂散的电磁干扰给屏蔽掉。NTOI板上用的GLINK芯片采用的是ECL工艺,功耗大发热凶猛,对散热问题必需在规划时就必需停止特殊思索,若采用自然散热,就要把GLINK芯片放在空气流通比拟顺畅的中央,而且散出来的热量还不能对其它芯片构成大的影响。假如板子上装有喇叭或其他大功率的器件,有可能对电源形成严重的污染这一点也应惹起足够的注重.

三. 元器件规划的思索

元器件的规划首先要思索的一个要素就是电性能,把连线关系亲密的元器件尽量放在一同,特别对一些高速线,规划时就要使它尽可能地短,功率信号和小信号器件要分开。在满足电路性能的前提下,还要思索元器件摆放划一、美观,便于测试,板子的机械尺寸,插座的位置等也需认真思索。

高速系统中的接地和互连线上的传输延迟时间也是在系统设计时首先要思索的要素。信号线上的传输时间对总的系统速度影响很大,特别是对高速的ECL电路,固然集成电路块自身速度很高,但由于在底板上用普通的互连线(每30cm线长约有2ns的延迟量)带来延迟时间的增加,可使系统速度大为降低.象移位存放器,同步计数器这种同步工作部件最好放在同一块插件板上,由于到不同插件板上的时钟信号的传输延迟时间不相等,可能使移位存放器产主错误,若不能放在一块板上,则在同步是关键的中央,从公共时钟源连到各插件板的时钟线的长度必需相等。

四,对布线的思索

随着OTNI和星形光纤网的设计完成,以后会有更多的100MHz以上的具有高速信号线的板子需求设计,这里将引见高速线的一些根本概念。

1.传输线

印制电路板上的任何一条“长”的信号通路都能够视为一种传输线。假如该线的传输延迟时间比信号上升时间短得多,那么信号上升期间所产主的反射都将被吞没。不再呈现过冲、反冲和振铃,对现时大多数的MOS电路来说,由于上升时间对线传输延迟时间之比大得多,所以走线可长以米计而无信号失真。而关于速度较快的逻辑电路,特别是超高速ECL

集成电路来说,由于边沿速度的增快,若无其它措施,走线的长度必需大大缩短,以坚持信号的完好性。

有两种办法能使高速电路在相对长的线上工作而无严重的波形失真,TTL对快速降落边沿采用肖特基二极管箝位办法,使过冲量被箝制在比地电位低一个二极管压降的电平上,这就减少了后面的反冲幅度,较慢的上升边缘允许有过冲,但它被在电平“H”状态下电路的相对高的输出阻抗(50~80Ω)所衰减。此外,由于电平“H”状态的抗扰度较大,使反冲问题并不非常突出,对HCT系列的器件,若采用肖特基二极管箝位和串联电阻端接办法相分离,其改善的效果将会愈加明显。

当沿信号线有扇出时,在较高的位速率和较快的边沿速率下,上述引见的TTL整形办法显得有些缺乏。由于线中存在着反射波,它们在高位速率下将趋于合成,从而惹起信号严重失真和抗干扰才能降低。因而,为理解决反射问题,在ECL系统中通常运用另外一种办法:线阻抗匹配法。用这种办法能使反射遭到控制,信号的完好性得到保证。

严厉他说,关于有较慢边沿速度的常规TTL和CMOS器件来说,传输线并不是非常需求的.对有较快边沿速度的高速ECL器件,传输线也不总是需求的。但是当运用传输线时,它们具有能预测连线时延和经过阻抗匹配来控制反射和振荡的优点。1

决议能否采用传输线的根本要素有以下五个。它们是: (1)系统信号的沿速率, (2)连线间隔 (3)容性负载(扇出的几), (4)电阻性负载(线的端接方式); (5)允许的反冲和过冲百分比(交流抗扰度的降低水平)。

2.传输线的几品种型

(1) 同轴电缆和双绞线:它们经常用在系统与系统之间的衔接。同轴电缆的特性阻抗通常有50Ω和75Ω,双绞线通常为110Ω。

(2)印制板上的微带线

微带线是一根带状导(信号线).与地平面之间用一种电介质隔分开。假如线的厚度、宽度以及与地平面之间的间隔是可控制的,则它的特性阻抗也是能够控制的。微带线的特性阻抗Z0为:

式中:【Er为印制板介质资料的相对介电常数

6为介电质层的厚度

W为线的宽度

t为线的厚度

单位长度微带线的传输延迟时间,仅仅取决于介电常数而与线的宽度或距离无关。

(3)印制板中的带状线

带状线是一条置于两层导电平面之间的电介质中间的铜带线。假如线的厚度和宽度、介质的介电常数以及两层导电平面间的间隔是可控的,那么线的特性阻抗也是可控的,带状线的特性阻抗乙为:

式中:b是两块地线板间的间隔

W为线的宽度

t为线的厚度

同样,单位长度带状线的传输延迟时间与线的宽度或间距是无关的;仅取决于所用介质的相对介电常数。

3.端接传输线

在一条线的接纳端用一个与线特性阻抗相等的电阻端接,则称该传输线为并联端接线。它主要是为了取得最好的电性能,包括驱动散布负载而采用的。

有时为了俭省电源耗费,对端接的电阻上再串接一个104电容构成交流端接电路,它能有效地降低直流损耗。

在驱动器和传输线之间串接一个电阻,而线的终端不再接端接电阻,这种端接办法称之为串联端接。较长线上的过冲和振铃可用串联阻尼或串联端接技术来控制.串联阻尼是应用一个与驱动门输出端串联的小电阻(普通为10~75Ω)来完成的.这种阻尼办法合适与特性阻抗来受控制的线相联用(如底板布线,无地平面的电路板和大多数绕接线等。

串联端接时串联电阻的值与电路(驱动门)输出阻抗之和等于传输线的特性阻抗.串联联端接线存在着只能在终端运用集总负载和传输延迟时间较长的缺陷.但是,这能够经过运用多余串联端接传输线的办法加以克制。

4.非端接传输线

假如线延迟时间比信号上升时间短得多,能够在不用串联端接或并联端接的状况下运用传输线,假如一根非端接线的双程延迟(信号在传输线上往复一次的时间)比脉冲信号的上升时间短,那么由于非端接所惹起的反冲大约是逻辑摆幅的15%。最大开道路长度近似为:

Lmax<tr/2tpd

式中:tr为上升时间

tpd为单位线长的传输延迟时间

5.几种端接方式的比拟

并联端接线和串联端接线都各有优点,终究用哪一种,还是两种都用,这要看设计者的喜好和系统的请求而定。 并联端接线的主要优点是系统速度快和信号在线上传输完好无失真。长线上的负载既不会影响驱动长线的驱动门的传输延迟时间,又不会影响它的信号边沿速度,但将使信号沿该长线的传输延迟时间增大。在驱动大扇出时,负载可经分支短线沿线散布,而不象串联端接中那样必需把负载集总在线的终端。

串联端接办法使电路有驱动几条平行负载线的才能,串联端接线由于容性负载所惹起的延迟时间增量约比相应并联端接线的大一倍,而短线则因容性负载使边沿速度放慢和驱动门延迟时间增大,但是,串联端接线的串扰比并联端接线的要小,其主要缘由是沿串联端接线传送的信号幅度仅仅是二分之一的逻辑摆幅,因此开关电流也只要并联端接的开关电流的一半,信号能量小串扰也就小。

二PCB板的布线技术

做PCB时是选用双面板还是多层板,要看最高工作频率和电路系统的复杂水平以及对组装密度的请求来决议。在时钟频率超越200MHZ时最好选用多层板。假如工作频率超越350MHz,最好选用以聚四氟乙烯作为介质层的印制电路板,由于它的高频衰耗要小些,寄生电容要小些,传输速度要快些,还由于Z0较大而省功耗,对印制电路板的走线有如下准绳请求

(1)一切平行信号线之间要尽量留有较大的距离,以减少串扰。假如有两条相距较近的信号线,最好在两线之间走一条接地线,这样能够起到屏蔽作用。

(2) 设计信号传输线时要防止急拐弯,以防传输线特性阻抗的突变而产生反射,要尽量设计成具有一定尺寸的平均的圆弧线。

印制线的宽度可依据上述微带线和带状线的特性阻抗计算公式计算,印制电路板上的微带线的特性阻抗普通在50~120Ω之间。要想得到大的特性阻抗,线宽必需做得很窄。但很细的线条又不容易制造。综合各种要素思索,普通选择68Ω左右的阻抗值比拟适宜,由于选择68Ω的特性阻抗,能够在延迟时间和功耗之间到达最佳均衡。一条50Ω的传输线将耗费更多的功率;较大的阻抗固然能够使耗费功率减少,但会使传输延迟时间憎大。由于负线电容会形成传输延迟时间的增大和特性阻抗的降低。但特性阻抗很低的线段单位长度的本征电容比拟大,所以传输延迟时间及特性阻抗受负载电容的影响较小。具有恰当端接的传输线的一个重要特征是,分枝短线对线延迟时间应没有什么影响。当Z0为50Ω时。分枝短线的长度必需限制在2.5cm以内.以免呈现很大的振铃。

(4)关于双面板(或六层板中走四层线).电路板两面的线要相互垂直,以避免相互感应产主串扰。

(5)印制板上若装有大电流器件,如继电器、指示灯、喇叭等,它们的地线最好要分开单独走,以减少地线上的噪声,这些大电流器件的地线应连到插件板和背板上的一个独立的地总线上去,而且这些独立的地线还应该与整个系统的接地点相衔接。

(6)假如板上有小信号放大器,则放大前的弱信号线要远离强信号线,而且走线要尽可能地短,如有可能还要用地线对其停止屏蔽。

 
相关标签:
推荐资讯